HDL Works公司的HDL Design Entry EASE 是一個HDL圖形設計工具,整合了結構圖、狀態圖、真值表、HDL 代碼,是一個麵對EASE環境的HDL圖形設計工具.
EASE提供對VHDL、Verilog、FPGA和ASIC的混合語言等電路設計輸入最佳環境,當完成設計後,允許使用者自行選擇自己喜歡,由EASE提供獨立的合成與模擬工具。
在市場上,EASE提供最直覺的設計輸入環境,而且不管是對初學者或進階者,提供HDL設計所需的特性,可選擇文字方式或圖形方式進行設計,EASE會自動依你選擇的編程語言將圖形轉換成對應的HDL語言。
圖形設計環境的自動生成層次VHDL或Verilog代碼
把傳統的Verilog或VHDL設計和圖形層次提取按鈕導入
堅持藝術窗口狀態的外觀和感覺的直觀的操作
符合標準的(ieee-1076-87 &;93 ieee-1364 VHDL和Verilog)
真正的多用戶的設計環境和關聯的版本控製,由一個複雜的設計環境瀏覽器管理
整合順利的行業中最流行的仿真和綜合工具
平台無關的數據庫
綜合的HDL語言編輯器
熱的錯誤報告
131.7M / 11-29
媒體製作
下載13M / 09-29
視頻處理
下載5.6M / 02-29
轉換翻譯
下載140.5M / 09-05
76.4M / 03-25
55M / 06-05
237.9M / 04-13
900.9M / 03-02
96.2M / 07-06
311.2M / 07-06
335M / 07-06
200M / 07-06
413.8M / 07-06
484.7M / 09-27
165.4M / 09-05
353.9M / 06-05
131.8M / 04-13
195.6M / 03-03
45.6M / 09-08
665.2M / 07-06
2.84G / 07-06
93M / 07-06
338.3M / 07-06
1.38G / 07-26
488.3M / 07-16
109.8M / 06-03
142M / 01-08
1.2M / 11-23
548.8M / 04-13
1.6M / 04-13
1.48G / 03-18
646.6M / 03-03
133.7M / 03-03
110.5M / 09-05
33.4M / 09-05
325.8M / 08-12
60M / 04-29
254M / 04-25
659M / 04-23
1M / 12-26
253.4M / 12-08
253M / 12-08
1.19G / 11-16
369M / 09-22
181.5M / 09-22
201.2M / 09-05
488.3M / 07-16
248.9M / 12-08
248.9M / 12-08
100.6M / 03-06
148.9M / 03-06
1.12G / 07-06
1.25G / 07-06
1.76G / 09-22
1.92G / 04-17
116.2M / 04-10
201.5M / 04-13
7.31G / 07-01
94.3M / 07-06
2.48G / 07-06
7.63G / 07-06
1M / 07-06
778.1M / 07-06
561.8M / 07-11
72M / 07-06
548.7M / 07-06
1.00G / 07-06
9.13G / 07-06
126.2M / 07-06
72M / 07-06
105.1M / 07-06
132M / 07-06
132M / 07-06